首页 > 继续教育
题目内容 (请给出正确答案)
[主观题]

如果要求用计数器CT74161和4-16译码器设计一个12路输出的脉冲分配器,即从电路的12个输出端顺序、循环地输出与时钟正脉冲等宽的负脉冲,则电路应如何连接?试设计电路,井画出电路图.

查看答案
答案
收藏
如果结果不匹配,请 联系老师 获取答案
您可能会需要:
您的账号:,可能还需要:
您的账号:
发送账号密码至手机
发送
安装优题宝APP,拍照搜题省时又省心!
更多“如果要求用计数器CT74161和4-16译码器设计一个12路…”相关的问题
第1题
图10.66所示为四位二进制加法计数器,其功能表见表10.16所示.试将两片CT74161采用同步级联方式
及总体反馈归零法设计成一个23进制计数器,要求写出设计过程并画出连接图.

点击查看答案
第2题
已知TTL集成施密特触发器CT74132和同步4位二进制加法计数器CT74161组成如图6.13所示电路;图6.1
4为CT74132的电压传输特性曲线(CT74161的功能表在此从略,可查阅).

(1)分别指出图6.13中两部分电路组成什么功能的电路(名称).

(2)分析CT74161组成的电路,画出状态转换图.

(3)试画出uA、uB、uC(CO为进位输出端)的对应波形.

点击查看答案
第3题
分析图10.95(a)所示电路.(1)画出CT74161(4位二进制加法计数器)Q3Q2Q1Q0的状态
分析图10.95(a)所示电路.(1)画出CT74161(4位二进制加法计数器)Q3Q2Q1Q0的状态

转换图.假设Q3Q2Q1Q0的初始状态均为0,说明CT74161构成几进制计数器.

(2)说明C174138电路实现的功能.

(3)写出图10.95(a)完成的电路功能符合ABEL语言(GAL16V8如图10.95(b)所示)或VHDL语言的用户原文件(可省略测试向量段).

点击查看答案
第4题
用一个2进制计数器(0-1)和一个3进制计数器(0-1-2)异步级联实现6进制计数器,如果计数时钟从2进制计数器的时钟端加入,计数器的输出序列(假设高位写在左边)正确的是()。

A.00-01-02-03-04-05

B.00-10-20-01-11-12

C.00-01-02-10-11-12

D.00-01-10-11-20-21

点击查看答案
第5题
由两片SN54/74LS161(同步4位二进制计数器)组成的同步计数器如图5.22所示.1)试分析其分频比(即Y

由两片SN54/74LS161(同步4位二进制计数器)组成的同步计数器如图5.22所示.

1)试分析其分频比(即Y与CP之频比),当CP的频率为20kHz时,Y的频率为多少?

2)试用2片SN54/74LS161组成模为91的计数器,要求两片间用级联法,并工作可靠.

点击查看答案
第6题
用PALl6R4设计一个4位二进制可控计数器.要求在控制信号M1M0=11时作加法计数;在M1M
0=10时为预置数状态(时钟信号到达时将输入数据D3、D2、D1、D0并行置人4个触发器中);M1M0=01时为保持状态(时钟信号到达时所有的触发器保持状态不变);M1M0=00时为复位状态(时钟信号到达时所有的触发器同时被置1).此外,还应给出进位输出信号.PALI6R4的电路图见图P8.5.

点击查看答案
第7题
试用两片3-8译码器74LS138组成4-16译码器.

点击查看答案
第8题
分别写出图4-16(a)~(c)所示电路的系统函数
分别写出图4-16(a)~(c)所示电路的系统函数

点击查看答案
第9题
用VERILOG或VHDL写一段代码,实现10进制计数器。(未知)

点击查看答案
第10题
用JK触发器设计一个同步六进制加1计数器。

点击查看答案
退出 登录/注册
发送账号至手机
密码将被重置
获取验证码
发送
温馨提示
该问题答案仅针对搜题卡用户开放,请点击购买搜题卡。
马上购买搜题卡
我已购买搜题卡, 登录账号 继续查看答案
重置密码
确认修改