首页 > 考试题库
题目内容 (请给出正确答案)
[单选题]

用一个2进制计数器(0-1)和一个3进制计数器(0-1-2)异步级联实现6进制计数器,如果计数时钟从2进制计数器的时钟端加入,计数器的输出序列(假设高位写在左边)正确的是()。

A.00-01-02-03-04-05

B.00-10-20-01-11-12

C.00-01-02-10-11-12

D.00-01-10-11-20-21

查看答案
答案
收藏
如果结果不匹配,请 联系老师 获取答案
您可能会需要:
您的账号:,可能还需要:
您的账号:
发送账号密码至手机
发送
安装优题宝APP,拍照搜题省时又省心!
更多“用一个2进制计数器(0-1)和一个3进制计数器(0-1-2)…”相关的问题
第1题
用JK触发器设计一个同步六进制加1计数器。

点击查看答案
第2题
把一个五进制计数器与一个十进制计数器串联可以得到一个十五进制计数器.()
点击查看答案
第3题
用你熟悉的设计方式设计一个可预置初值的7进制循环计数器,15进制的呢?(仕兰微电子)

用你熟悉的设计方式设计一个可预置初值的7进制循环计数器,15进制的呢?(仕兰

微电子)

点击查看答案
第4题
试用中规模同步十进制加法计数器CT74160,并附加必要的门电路,设计一个273进制计数器.

点击查看答案
第5题
1个10进制计数器同时也是一个()。

A.分频器

B.寄存器

C.加法器

点击查看答案
第6题
试设计一个自然态序编码的同步七进制加法计数器.

点击查看答案
第7题
设计一个同步的五进制计数器,必须要用5个触发器。()
点击查看答案
第8题
图10.66所示为四位二进制加法计数器,其功能表见表10.16所示.试将两片CT74161采用同步级联方式
及总体反馈归零法设计成一个23进制计数器,要求写出设计过程并画出连接图.

点击查看答案
第9题
用VERILOG或VHDL写一段代码,实现10进制计数器。(未知)

点击查看答案
第10题
图P5.13是用两片中规模集成电路CT74LS290组成的计数电路,试分析此电路是多少进制的计数器?

点击查看答案
第11题
用74161构成的计数器如图1所示,试画出电路的状态图,指出这是几进制计数器。

点击查看答案
退出 登录/注册
发送账号至手机
密码将被重置
获取验证码
发送
温馨提示
该问题答案仅针对搜题卡用户开放,请点击购买搜题卡。
马上购买搜题卡
我已购买搜题卡, 登录账号 继续查看答案
重置密码
确认修改